• <tr id='8vB7Ah'><strong id='8vB7Ah'></strong><small id='8vB7Ah'></small><button id='8vB7Ah'></button><li id='8vB7Ah'><noscript id='8vB7Ah'><big id='8vB7Ah'></big><dt id='8vB7Ah'></dt></noscript></li></tr><ol id='8vB7Ah'><option id='8vB7Ah'><table id='8vB7Ah'><blockquote id='8vB7Ah'><tbody id='8vB7Ah'></tbody></blockquote></table></option></ol><u id='8vB7Ah'></u><kbd id='8vB7Ah'><kbd id='8vB7Ah'></kbd></kbd>

    <code id='8vB7Ah'><strong id='8vB7Ah'></strong></code>

    <fieldset id='8vB7Ah'></fieldset>
          <span id='8vB7Ah'></span>

              <ins id='8vB7Ah'></ins>
              <acronym id='8vB7Ah'><em id='8vB7Ah'></em><td id='8vB7Ah'><div id='8vB7Ah'></div></td></acronym><address id='8vB7Ah'><big id='8vB7Ah'><big id='8vB7Ah'></big><legend id='8vB7Ah'></legend></big></address>

              <i id='8vB7Ah'><div id='8vB7Ah'><ins id='8vB7Ah'></ins></div></i>
              <i id='8vB7Ah'></i>
            1. <dl id='8vB7Ah'></dl>
              1. <blockquote id='8vB7Ah'><q id='8vB7Ah'><noscript id='8vB7Ah'></noscript><dt id='8vB7Ah'></dt></q></blockquote><noframes id='8vB7Ah'><i id='8vB7Ah'></i>
                  当前位置 >>  首页 >> 科研工作 >> 科研动态

                科研动态

                微电子所在新型垂直纳米环栅器件研究中取得突破性进展

                稿件来源:先导中心 朱慧珑 尹晓艮 崔冬萌 发布时间:2019-12-09

                      垂直纳米环栅晶体管是集成电路【2纳米及以下技术代的主要候选器件,但其在提高器♀件性能和可制造性等方面面临着众多挑战。在2018年底举办的国际集「成电路会议IEDM上,来自IMECRyckaert博士1将垂直纳米器件的栅极长度及沟道与栅极相对位置的控制列※为关键挑战之一。 

                      微电子所先导中心朱慧珑研究员及其课题组从2016年起针对相关基础器件和关键工艺开展了系统研究,提出并实现了▆世界上首个具有自对准栅极的叠层垂直纳米环栅晶体管(Vertical Sandwich Gate-All-Around FETsVSAFETs),获得多项中、美发明专利授权,研究成果近日发表在国际微电子器件领域的顶级期刊《IEEE Electron Device Letters》上(DOI: 10.1109/LED.2019.2954537)。 

                      朱慧珑课题①组系统地研发了一种原子层选择性刻蚀锗硅的方法,结合多层外延生长技术将此方法用于锗硅/硅超晶格叠层的选择性刻蚀,从而精确地控制纳米晶体管沟道尺寸和有效栅长№;首次研发出了垂直纳米环栅晶体管的自对准高k金属栅后栅工艺;其集成工艺与主流先◆进CMOS制程兼容。课题组最终制造出了栅长60纳米,纳米片厚度◎20纳米的pVSAFET。原型器件的SSDIBL和电流开关比(Ion/Ioff)分别为86mV/dec40mV1.8x105 

                  该项目部分得到彩神8快3集成电路创新研究院项目(Y7YC01X001)的资助。 

                 

                 

                  左上:STEM顶视图,用原子层选择性刻蚀锗硅的方法★制作的直径为10纳米的纳米线(左)和厚度为23纳米的纳米片(右) 

                  右上:具有自对准高k金属栅的卐叠层垂直纳米环栅晶体管(VSAFETs)TEM 截面图(左)及HKMG局部放大图(右) 

                  下: pVSAFETs器件的结々构和I-V特性:器件结构∮示意图(左),转移特性曲线(中)和输出特性曲线(右)


                References: 

                  1. J. Ryckaert, "3D integration for density and functionality," in 2018 IEEE International Electron Devices Meeting (IEDM), short course, San Francisco, USA, 2018. 

                附件: